

文章编号 1004-924X(2013)05-1291-06

声光可调谐滤波成像光谱仪的 CCD 成像电子学系统

赵慧洁, 刘小康*, 张颖

(北京航空航天大学 精密光机电一体化技术教育部重点实验室, 北京 100191)

摘要:考虑声光可调谐滤波(AOTF)成像光谱仪的需求,设计了它的 CCD 成像电子学系统。选用 e2v 公司的 CCD 芯片 CCD57-10 作为图像传感器,提出了 DC/DC+LDO 的架构实现各偏置电压;基于现场可编程门阵列(FPGA)等器件产生驱动时钟,AD9826 完成 CCD 输出模拟信号到数字信号的转换,并通过 USB 及 CameraLink 接口与计算机通信。设计了 CCD 保护电路,并优化了数模混合电路的印刷电路板(PCB)布局结构。对各功能单元的实际测试表明:各偏置电压纹波噪声峰峰值小于 10 mV;AD 转换精度达 12 bit;系统能够正确成像,图像传输速率可达 10 frame/s,图像信噪比优于 54 dB,系统总功耗不足 5 W。设计结果满足 AOTF 成像光谱仪对 CCD 成像电子学系统的要求。

关键词:声光可调谐滤波;成像光谱仪;CCD 驱动;现场可编程门阵列(FPGA);图像采集

中图分类号:TP732;TN386.5 **文献标识码:**A **doi:**10.3788/OPE.20132105.1291

CCD imaging electrical system of AOTF imaging spectrometer

ZHAO Hui-jie, LIU Xiao-kang*, ZHANG Ying

(Key Laboratory of Precision Opto-mechatronics Technology of the Ministry of Education,
Beihang University, Beijing 100191, China)

* Corresponding author, E-mail: nantongxiaokang@126.com

Abstract: In consideration of the requirement of Acousto Optics Tunable Filter(AOTF) imagers, a CCD imaging electronic system was designed. The CCD chip CCD57-10 from e2v company was chosen as the image sensor, and the DC/DC+LDO structure was advanced to generate each bias voltage. Then a Field Programmable Gate Array(FPGA) was used to generate driving clock, the AD9826 was taken to convert the CCD output analog signal to a digital signal, and USB or CameraLink interface was adopted to communicate with a computer. Furthermore, a CCD protect circuit was designed and the layout of Printed Circuit Board(PCB) of mixed signals was optimized. The test results for functional units indicate that the system can offer the peak to peak ripple noise of bias voltage less than 10 mV and a AD convert precision of 12 bit. Moreover, the system can image correctly with a image transmit rate of 10 framd/s and the signal to noise ratio better than 54 dB. The system power consumption is less than 5 W. The design can meet the demands of AOTF imaging spectrometers for CCD imaging electronic systems.

Key words: Acousto-optic Tunable Filtering(AOTF); imaging spectrometer; CCD drive; Field Programmable Gate Array(FPGA); image capture

收稿日期:2012-11-16;修订日期:2012-11-27.

基金项目:国家自然科学基金资助项目(61177008);长江学者和创新团队发展计划资助项目(No. IRT0705)

1 引言

成像光谱仪是遥感探测的关键设备之一。利用声光可调谐滤波器 (Acousto-Optic Tunable Filter, AOTF) 晶体作为分光器件研制的成像光谱仪具有众多优点^[1], 但是其衍射效率较低, 入射光经过 AOTF 晶体后能量变得微弱。因此要求其电荷耦合器件 (Charge Coupled Device, CCD) 成像系统具有较高的灵敏度, 在信号能量微弱的情况下仍然能够保持较高的信噪比。

CCD 作为成像光谱仪的核心器件之一, 具有响应波段宽、量子效率高、噪声低、动态范围宽及分辨率高等优点。CCD 正常工作时需要采用多种电压, 且驱动时序复杂, 因此 CCD 成像电路设计一直是成像光谱仪研制中的一项关键技术^[2], 而提高 CCD 成像系统的成像质量是 CCD 成像电路设计的难点。

通常情况下, CCD 图像传感器的焦平面温度、偏置电压、驱动时钟信号质量、前置放大器的噪声、信号采样及 AD 转换电路都会对成像质量产生一定影响。国内外众多研究机构对以上的一项或几项内容进行了研究^[3-9]。在此研究基础上, 本文结合 AOTF 成像光谱仪的设计指标, 给出了 CCD 成像系统电子学设计方案。研制的 AOTF 成像光谱仪对其 CCD 成像电子学分系统具有如下的设计要求: 成像系统光谱响应要宽于 400~950 nm, 有效像元总个数不少于 512 pixel×512 pixel; 系统由单路直流电源供电, 功耗小于 10 W; 具备连续采集图像功能, 能够和计算机之间进行图像传输, 图像帧频≥10 frame/s; 系统信噪比不低于 500, 数字图像量化位数≥12 bit。

根据以上要求, 选用了 e2v 公司的背照式 CCD 芯片 CCD57-10, CCD57-10 的有效像元为 512 pixel×512 pixel, 光谱响应宽达 200~1100 nm; 且量子效率高, 对微弱光信号有较好的响应灵敏度。

本文提出了采用直流转换器 (Direct Current/ Direct Current, DC/DC)+ 低压差线性稳压器 (Low Dropout Regulator, LDO) 架构设计实现

各偏置电压, 并且设计了保护电路, 优化了数模混合电路 PCB 布局结构。

2 成像系统组成结构

设计的 CCD 成像电子学系统主要由 4 部分组成: 二次电源单元、CCD 驱动采集单元、图像传输单元、数据接收处理计算机。系统结构如图 1 所示。




图 1 CCD 成像电子学系统结构

Fig. 1 Structure of CCD imaging electrical system

二次电源产生 CCD 芯片各栅极偏置电压和驱动时钟偏置电压; CCD 驱动采集单元产生 CCD 驱动时钟, 并将 CCD 输出信号进行处理和数模转换。

图像传输单元接收来自 CCD 驱动采集单元的数字图像信号, 经数据缓存后通过 CameraLink 接口或 USB 接口发送至数据接收处理计算机, 进行预处理、显示及存储。

3 二次电源设计

3.1 设计需求

对 CCD57-10 技术参数进行了分析, 为了正常驱动, 需要提供 5 种栅极偏置电压 29、24、18、9.5、3 V, 3 种驱动时钟偏置电压 12、10、1 V。

在上述各电压等级中, 各栅极偏置电压对输出电流的需求较小, 在几毫安到几十毫安之间。驱动时钟偏置电压的电流需求可由式 (1) 确定:

$$i_{\max} = C \frac{V_H - V_L}{t_{\text{rise}}} \times 80\%, \quad (1)$$

式中 C 为时钟管脚的等效电容, V_H 为时钟信号的高电平电压, V_L 为时钟信号的低电平电压, t_{rise} 为上升时间^[2]。为了使驱动时钟信号在指定的上升时间内达到高电平的幅值,还必须提供相应大小的驱动电流。

由上式计算可知,12 V 电平所需的瞬态电流最大,为 844.4 mA,10 V 和 1 V 电平电流需求较小,均为几毫安。设计时需考虑一定余量。

3.2 分配方案

为了提高电源转换效率并较好地抑制噪声,采用 DC/DC+LDO 架构设计实现各电压等级,可同时发挥 DC/DC 效率高和 LDO 噪声低的优点^[10]。若仅使用 DC/DC,输出电压的纹波噪声将高达几十甚至上百毫伏。若仅使用 LDO,对于电流较大的大压差应用,将产生很大的热功耗,甚至高达数十瓦。

外部输入的 24 V 直流电源通过 DC/DC 高效率转化为 4 种中间电平。第二级转换采用 LDO 将中间电平转换成各前述所需电压等级。这一级需选用低噪声器件并合理设计输出滤波电路,以抑制纹波噪声。二次电源分配方案如图 2 所示。




图 2 二次电源分配方案

Fig. 2 Scheme of secondary power distribution

3.3 噪声测试

利用 24 V 直流稳压电源给二次电源板供电,各电压等级所带负载使输出电流达到各自最大设计工作电流的 70%~80%,输出电压噪声测试部分结果如图 3 所示:




图 3 电压测试结果

Fig. 3 Results of voltage test

从测试结果可以看出,30 V 和 15 V 电平纹波较大,且存在尖峰脉冲,纹波噪声峰峰值分别约为 58.8 和 108 mV。纹波振荡频率等于各自 DC/DC 芯片的开关频率。经 LDO 稳压后,10、24 V 电平纹波噪声峰峰值控制在 5 mV 以内。依次测试其余各偏置电压,其纹波噪声均控制在 10 mV 内。二次电源空载电流约为 30 mA,发热功耗不足 1 W。

4 CCD 驱动及数据采集电路设计

CCD 每个像元下收集的电荷在驱动时钟作用下,经输出放大器,以模拟电压的形式依次输出至前置放大器及模数转换电路转换为数字图像信号。

4.1 驱动时序设计

CCD57-10 内部是三相结构,分析其驱动时序要求,正常工作时,需提供成像区垂直转移时钟 $I\Phi_1$ 、 $I\Phi_2$ 、 $I\Phi_3$,存储区垂直转移时钟脉冲 $S\Phi_1$ 、 $S\Phi_2$ 、 $S\Phi_3$,水平转移时钟脉冲 $R\Phi_1$ 、 $R\Phi_2$ 、 $R\Phi_3$ 以及复位脉冲 ΦR 。

选用型号为 EP1C3T100 的现场可编程门阵列(Field Programmable Gate Array,FPGA)产生各路驱动时钟。图 4 和图 5 分别为垂直转移和水平转移仿真时序。

通过计算可知,垂直转移时钟各相所需电流大小约为 422.4 mA,驱动频率约为 5 kHz。水平转移时钟各相电流大小约为 7.2 mA,驱动频率




图 4 垂直转移时序仿真结果

Fig. 4 Simulation results of vertical transfer timing order




图 5 水平转移时序仿真结果

Fig. 5 Simulation results of horizontal transfer timing order

约为 3 MHz。选用 EL7457 芯片来驱动时钟信号。为了将上升/下降时间控制在 CCD57-10 要求的范围内,在 EL7457 的信号输出端串联了限流电阻来控制峰值输出电流。图 6 所示是驱动水平读出时钟 $R\Phi$ 的原理图,经实际测试,各时钟信号均能满足驱动需求。




图 6 驱动水平读出时钟 $R\Phi$ 原理图

Fig. 6 Schematic of $R\Phi$ driving horizontal readout clock

4.2 前置放大及 AD 转换电路设计

为了提高 CCD 输出信号的驱动能力,在 CCD 信号输出端接入射随器作为前置放大器。其电路原理如图 7 所示。其中 CCD_Signal 为 CCD 输出信号。




图 7 CCD 输出信号射随原理图

Fig. 7 Schematic of emitter follower for CCD output signal

CCD57-10 输出为模拟电压信号,其输出放大器的典型响应值为 $6 \mu\text{V}/e^-$,每个像元下收集峰值电荷数的典型值为 10^4 。那么,CCD 输出的有效信号最大值为 600 mV。同时,要求输出数字图像的量化位数 ≥ 12 bit,采样速率能够使帧频达到 10 frame/s。选用 ADI 公司 16 位量化,12.5 MSPS 采样率的 AD9826 作为 AD 转换器。

AD 转换原理图如图 8 所示。output 信号经过电容 C_1 后去掉直流分量,进入 VINR 通道,并被钳位至 4 V。AD9826 在单通道相关双采样 (Correlated Double Sampling, CDS) 模式下工作。采样及数据输出时钟由 FPGA 提供。经测试,AD 转换时最大线性误差为 15 最低有效位 (Least Significant Bit, LSB),可知 AD 转换可保证前 12 位准确。




图 8 AD9826 数模转换原理图

Fig. 8 Schematic of analog to digital converter for AD9826

4.3 保护电路设计

由于 CCD 是静电敏感器件,内部的 MOS 管很容易被外部高达数百上千伏的静电电压击穿,以至损坏。为此有必要对其进行 ESD 防护设计。

在 CCD 每个需要保护的管脚上分别反向并联合适的瞬态抑制二极管 (Transient Voltage Suppressor, TVS) 作为防护二极管,使得在有静电或电源电压发生异常的情况下,能够有效地抑制过大电压,将电压钳制在预定水平,使 CCD 器件不受损坏。

4.4 PCB 布局结构优化

CCD 驱动采集单元 PCB 电路板采用四层板结构,按照信号、地、电源、信号的顺序安排层叠结构。分析可知,若在地平面将模拟地和数字地分割,那么将留下一条横穿 PCB 的无覆铜区域,使得跨越这块区域的数字和模拟信号之间不具备传输线的优良性能,会给系统引入较大的噪声。为此进行了如下优化设计:

(1)数字电路和模拟电路采用同一个电源系统,地平面不分割。保证地平面覆铜的完整性。

(2)数字和模拟电路模块之间、各模拟电路功能模块之间保持一定的距离,数字信号线尽量远离与之无关的模拟电路。

(3)信号线都在顶层或底层走线,信号线不跨越电源层的无覆铜区域。使得所有信号都具备传输线的优良性能。

5 信号测试及成像实验

各单元经测试均能够正常工作后,将 CCD 芯片插入插座,并通电进行成像实验,系统总工作电流约为 0.2 A,功耗不足 5 W。利用示波器观察 CCD 的输出信号,如图 9 所示。




图 9 CCD 输出信号

Fig. 9 Output signal of CCD

在 CCD 芯片成像焦平面前方适当的位置安装镜头,调节光阑大小和焦距,使系统能够清晰成像。图 10 所示为实验室内场景成像图像,图像输出帧频可达 10 fps。利用差分图像法提取噪声,分析得到成像系统的信噪比优于 54 dB,满足了设计要求。




图 10 CCD 成像系统拍摄图像

Fig. 10 Image captured by CCD imaging system

6 结 论

本文结合 AOTF 成像光谱仪 CCD 成像电子学系统的设计要求,分析了 CCD57-10 芯片的驱动需求,设计实现了 CCD 成像电子学系统。各功能单元测试结果表明,各偏置电压的纹波噪声峰峰值 < 10 mV; AD 转换精度达 12 bit; 系统能够正确输出 CCD 信号并成像,通过 USB 或 CameraLink 接口将图像传输至计算机,输出帧频可达 10 frame/s; 图像信噪比优于 54 dB,系统总功耗不足 5 W。本设计能够满足应用于 AOTF 成像光谱仪的需求。

参考文献:

- [1] 刘石神. 声光可调谐滤波器及其在成像光谱仪上的应用 [J]. 红外, 2004(7):12-17.
LIU SH SH. Acousto-Optic tunable filter and its application in imaging spectrometer [J]. *infrared*, 2004 (7):12-17. (in Chinese)
- [2] 马庆军, 宋克非, 曲艺. 紫外临边成像光谱仪 CCD 电路系统的设计 [J]. 光学精密工程, 2011, 19(7): 1538-1545.
MA Q J, SONG K F, QU Y. Design of CCD circuit systems for ultraviolet limb imaging spectrometers [J]. *Opt. Precision Eng.*, 2011, 19(7): 1538-1545.

(in Chinese)

- [3] 王庆有. 图像传感器应用技术 [M]. 北京: 电子工业出版社, 2006.
WANG Q Y. *Application Technology of Image Sensor* [M]. Beijing: Publishing House of Electronics Industry, 2006. (in Chinese)
- [4] 刘金国, 余达, 周怀得, 等. 面阵 CCD 芯片 KAI-1010M 的高速驱动系统设计 [J]. 光学精密工程, 2008, 16(9): 1622-1628.
LIU J G, YU D, ZHOU H D, *et al.*. High speed driving system design of array CCD chip KAI-1010M [J]. *Opt. Precision Eng.*, 2008, 16(9): 1622-1628. (in Chinese)

- [5] 盛翠霞, 张涛, 纪晶, 等. 高分辨率 CCD 芯片 FTF4052M 的驱动系统设计 [J]. 光学精密工程, 2007, 15(4): 564-569.
SHENG C X, ZHANG T, JI J, *et al.*. Design of CCD FTF4052M driver system with high sensitivity [J]. *Opt. Precision Eng.*, 2007, 15(4): 564-569. (in Chinese)
- [6] 薛旭成, 李云飞, 郭永飞. CCD 成像系统中模拟前端设计 [J]. 光学精密工程, 2007, 15(8): 1191-1195.
XUE X CH, LI Y F, GUO Y F. Design of analog front end of CCD imaging system [J]. *Opt. Precision Eng.*, 2007, 15(8): 1191-1195. (in Chinese)
- [7] Emi Miyata, Chikara Natsukari, Daisuke Akutsu, *et al.*. Fast and flexible CCD-driver system using fast DAC and FPGA [J]. *Nuclear Instruments and Methods in Physics Research*, 2001, A 459: 157-164.
- [8] Ralf Kohley, Juan Manuel Martín-Fleitasa, Lluís Cavaller-Marqués, *et al.*. CCD camera and data acquisition system of scientific instrument ELMER for the GTC 10-m telescope [J]. *SPIE*, 2004, 5492: 475-483.
- [9] 王辰, 王宏强, 陈明华, 等. 星敏感器成像电路噪声分析及降噪处理 [J]. 激光与红外, 2008, 38(7): 692-696.
WANG C, WANG H Q, CHENG M H, *et al.*. The Analysis and Disposal of Imaging Circuit Noise Effect on Star Sensor [J]. *Laser & infrared*, 2008, 38(7): 692-696. (in Chinese)
- [10] 陈伟, 黄秋元, 周鹏. 高速电路信号完整性分析与设计 [M]. 北京: 电子工业出版社, 2009.
CHEN W, HANG Q Y, ZHOU P. *Signal Integrity Analysis and Design of High Speed Circuit* [M]. Beijing: Publishing House of Electronics Industry, 2009. (in Chinese)

作者简介:



赵慧洁(1965—), 辽宁沈阳人, 女, 教授, 博士生导师, 1988年、1991年、1994年于哈尔滨工业大学分别获得学士、硕士、博士学位, 现为北京航空航天大学仪器科学与光电工程学院党委书记, 主要从事光学探测和高光谱遥感方面的研究。E-mail: hjzhao@buaa.edu.cn



张颖(1979—), 女, 山西朔州人, 博士, 讲师, 2002年、2007年于北京理工大学分别获得学士、博士学位, 主要从事光学设计、偏振探测、高光谱探测、光电探测等方面的研究。E-mail: ying-zhang@buaa.edu.cn



刘小康(1987—), 男, 江苏南通人, 硕士研究生, 2006年于北京航空航天大学获得学士学位, 主要研究方向为 CCD 图像传感器驱动及数据采集技术。E-mail: nantongxiaokang@126.com