

文章编号 1004-924X(2014)10-2855-06

## 流水线模数转换器中的宽带电流型运算放大器

贾华宇\*, 刘 丽, 张建国

(太原理工大学 新型传感器与智能控制教育部重点实验室, 山西 太原 030024)

**摘要:**针对高清视频信号处理对动态范围大, 运算速度快的模数转换器(ADC)的要求, 提出了一种流水线宽带电流型运算放大器。该运算放大器的主放大器采用套筒式增益提高结构, 辅助运算放大器用电流型放大器替代。采用电流共模反馈电路调节主运算放大器的支路电流以稳定输出共模电平; 采用 TSMC 0.18  $\mu\text{m}$  CMOS 工艺设计电路。实验结果显示: 辅助运算放大器采用源极输入, 减小了信号主通路上的寄生电容, 提高了整个运算放大器的电路速度。运算放大器的增益为 83.19 dB, 相位裕度为 61.6°, 单位增益带宽为 1.6 GHz, 功耗为 9.3 mW; 在满幅度阶跃输入的情况下, 输出建立时间小于 1.83 ns。将该运算放大器用于高清视频信号的流水线 ADC 中, 实现了 170 MS/s, 10 bit 精度的模数转换。同传统的电压型运算放大器相比, 该运算放大器响应速度更快, 功耗更低, 可满足处理视频信号的要求。

**关键词:**模数转换器; 运算放大器; 流水线模数转换器; 电流模; 共模反馈; 增益提高

**中图分类号:** TN941; TN722.77 **文献标识码:** A **doi:** 10.3788/OPE.20142210.2855

## Wide band current-mode amplifier for pipelined ADC

JIA Hua-yu\*, LIU Li, ZHANG Jian-guo

(Key Laboratory of Advanced Transducers and Intelligent Control Systems of the Ministry of Education, Taiyuan University of Technology, Taiyuan 030024, China)

\* Corresponding author, E-mail: jiahuayu@mail.xjtu.edu.cn

**Abstract:** A novel bandwidth current operational amplifier was presented to meet the demand of video signal processing for a pipelined Analog-to-Digital Converter(ADC) with large dynamic ranges and higher operation speeds. In the system, the main amplifier adopts a cascode structure and the auxiliary amplifier is a current mode amplifier. In order to improve circuit speeds and to decrease parasitic capacitance, the input signal was applied to the source terminal. A current-mode feedback circuit was utilized to stabilize the out common mode voltage through adjusting the currents of the main amplifier and the amplifier was implemented in TSMC 0.18  $\mu\text{m}$  CMOS process with a consumer of 9.3 mW. Experiment results show that the circuit has an open loop gain of 83.19dB, a unity gain bandwidth of 1.6 GHz and a phase margin of 61.6°. A pipelined ADC for high-resolution video signal process using this current amplifier achieves a resolution of 10 bit and a sampling rate of 170 MS/s. Compared with traditional amplifiers, the proposed amplifier shows a lower power dissipation and higher response speeds and satisfies the requirements of the video signal processing.

**Key words:** Analog-to-Digital Converter(ADC); operation amplifier; pipelined ADC; current-mode; common-mode feedback; gain-boosting

收稿日期: 2014-06-27; 修订日期: 2014-08-05.

基金项目: 国家自然科学基金资助项目(No. 61240017); 教育部博士点基金资助项目(No. 20121402120019)

## 1 引言

应用在高清视频信号处理中的流水线数模转换器(Analog to Digital Converter, ADC)需要对多种格式的信号进行模数转换,比如 RGB, YPb-Pr, S-Video 等。由于视频信号具有不同的标准,因此要求 ADC 的采样频率也不同,对于 1080i 的电视信号,要求 ADC 的采样频率达到 75 MHz 以上,而对于 1080p 的高清电视信号,采样频率则要求达到 150 MHz 以上<sup>[1]</sup>。

目前,基于运算放大器和开关电容的流水线 ADC 的转换速度除了受比较器带宽、开关导通电阻加在采样电容上的噪声以及各级负载电容的影响外,主要由采样保持电路和多级数模转换器(Multiplying Digital to Analog Converter, MDAC)中的运算放大器决定<sup>[2-4]</sup>。而用于采样保持功能的运算放大器更是决定了整个 ADC 的速度和精度。其中,运算放大器的开环增益决定了 ADC 的转换精度,带宽和转换速度决定了 ADC 能达到的最大采样频率。

采样保持电路和 MDAC 中常采用的增益提高型运算放大器能更好地兼顾速度与精度<sup>[5-8]</sup>。这种结构的主要优点是通过增加辅助运算放大器来提高输出阻抗并提高开环增益,但是,所增加的辅助运放又会引入新的寄生电容,从而增加了极点,减小了整个运放的带宽。

为实现较快的电路速度,较低的功耗,更宽的信号范围,出现了采用电流作为输入变量的电流模电路<sup>[9-10]</sup>。随着电源电压的降低和电路速度的提高,电流模电路中的电流放大器开始引起人们的重视。较低的电源电压对电流放大器的影响比电压放大器要小,这是因为电流放大器的设计重点在于支路电流而不是结点电压。当信号采用电流方式传输时,处于饱和状态的晶体管漏源电压与漏电流呈现平方根关系,从而降低了电路对输出摆幅和电源电压的要求。通常电流放大器信号通路上的寄生电容较小,因此可有效提高电路速度,减少系统的建立时间。

本文为了提高运算放大器的带宽,辅助运算放大器采用电流型放大器替代。辅助运算放大器的输入端接在晶体管的源极而不是栅极,从而在提高输出摆幅的同时,减小了信号主通路上的寄

生电容,提高了整个运算放大器的电路速度。

## 2 运算放大器的结构以及工作原理

### 2.1 本文所提出的运算放大器结构

本文运算放大器的主体结构采用套筒式增益提高结构,其主体结构如图 1 所示。BN 和 BP 为辅助运算放大器,其中 BP 采用传统的折叠式共源共栅结构。




图 1 本文运算放大器的主体结构

Fig. 1 Main structure of proposed amplifier

晶体管  $M_9 \sim M_{12}$  组成电流共模反馈电路,通过调节主运算放大器两条支路电流,来调节输出信号的共模电平。CMFB(Common Mode Feed Back)电路采用开关电容电路的结构,检测输出共模电平,再利用电流共模反馈电路将 2 个控制电流  $I_1$ 、 $I_2$  分别反馈回主运算放大器的  $M_1$  与  $M_2$  的漏极,从而起到调节输出共模电平的作用。当输出端共模电平符合设计要求(本设计为 0.8 V)时,  $I_1 \approx I_2 \approx 0$ ,  $M_{11}$  的源漏电流和  $M_9$  的相等,即  $I_{S11} = I_{S9}$ ,同理  $I_{S12} = I_{S10}$ 。当共模电平偏移设计值  $+\Delta V$  时,CMFB 的输出  $V_{CM}$  电压升高,则  $I_{S9} > I_{S11}$ ,小信号电流从  $M_3$  和  $M_4$  管的源极流向电流共模反馈电路,则  $V_y$  下降,运放 BN 的负反馈作用使共模电平下降;反之,共模电平偏移  $-\Delta V$  时,  $V_y$  电压上升,则共模电平上升。

辅助运放 BN 采用电流放大器的结构,该辅助运算放大器的结构如图 2 所示。其输入端  $I_{m2}$  在  $M_{B1}$  的源极,另一输入端的  $I_{m1}$  信号作为稳定输出端  $V_z$  的共模电平。该辅助运算放大器的结构

通常被称为第二代电流传输器(Current Conveyor II, CCII 型电路)<sup>[10]</sup>,它是一种 3 端口电路,常被用在有源滤波器,阻抗变换和震荡器等电路中。CCII 结构各端口电压电流之间的关系可用以下矩阵表达式写出:

$$\begin{bmatrix} V_x \\ I_y \\ I_z \end{bmatrix} = \begin{bmatrix} h_{11} & h_{12} & h_{13} \\ h_{21} & h_{22} & h_{23} \\ h_{31} & h_{32} & h_{33} \end{bmatrix} \begin{bmatrix} I_x \\ V_y \\ V_z \end{bmatrix} \quad (1)$$

端口  $x, y$  和  $z$  在电路中的相应位置已在图 2 中标出。对于理想的 CCII 电路,  $h_{12} = 1, h_{31} = \pm 1$ , 其他参数均为零, 则可以得到:  $V_x = V_y, I_y = 0, I_z = \pm I_x$ 。本文利用  $y$  点输入阻抗无穷大, 输入电流为零, 以及该电路输出阻抗较大等特性, 将其作为辅助运算放大器应用在增益提高型运算放大器中。另外, 图 2 电路中  $M_{B1}$  的栅漏短路, 使得信号在从  $y$  点向  $z$  点传递时少了栅极与漏极之间的寄生电容  $C_{gdB1}$  的影响, 从而增加了整个运放的带宽。




图 2 电流型辅助运放 BN 的电路图

Fig.2 Circuit graph of current mode auxiliary amplifier

### 2.2 辅助运放对输出摆幅的影响

为使运算放大器各晶体管均工作在饱和区, 输出端  $V_{op}$  或  $V_{on}$  电压最低应为  $3V_{OVN}$ , 即 3 个 NMOS 管的过驱动电压, 同时为使辅助运算放大器 BN 的各晶体管也工作在饱和区, 输入端  $y$  的最低电压应为  $2V_{OVN}$ , 所以 BN 对整个运放的摆幅并无影响。

主运算放大器输出端摆幅最大为:  $V_{DD} - V_{OVP} - 2V_{OVN} - V_{THN}$ , 因此运放每一边的两峰值之间的摆幅等于:  $V_{DD} - V_{OVP} - 5V_{OVN} - V_{THN}$ 。

### 2.3 增益及输出阻抗

简化后的运放小信号等效电路图如图 3 所示。其中,  $C_{B2}$  是 BN 的输出端  $V_{out}$  的等效电容;  $C_{B1}$  是  $M_{B1}$  和  $M_{B2}$  的  $C_{gs}$  并联电容;  $C_{gs3}$  和  $C_{gd3}$  是晶体管  $M_3$  的寄生电容;  $C_{L3}$  是运算放大器的负载与  $M_3$  的漏衬电容  $C_{DB3}$  的并联等效电容;  $C_1$  是  $M_1$  的栅源寄生电容。图 2 的电流型运算放大器中,  $M_{B2}$  类似于共源极放大器的输入管, 所以由小信号等效电路可计算出该电路的电流增益  $A_{Bi}$ , 电压增益  $A_{Bv}$  以及输出阻抗  $R_{out}$  如下所示:

$$\begin{aligned} R_{out} &\approx [1 + g_{mB2} r_{b2}] r_{OB2} P r_{b1} \approx r_{b1} \\ R_x &\approx \frac{1}{g_{mB2}} \\ A_{Bi} &= \frac{i_{out}}{i_{in}} = \pm 1 \\ A_{Bv} &= \frac{V_{out}}{V_{in}} = -g_{mB2} r_{b1} \approx -g_{mB2} R_{out} \end{aligned} \quad (2)$$

其中:  $r_{b1}$  和  $r_{b2}$  分别为与  $M_{B2}$  相连接的 PMOS 电流源和 NMOS 电流源的等效输出阻抗;  $R_x$  是  $x$  点的输出阻抗。可以看出  $x$  点的输出阻抗较小。




图 3 小信号等效电路图

Fig.3 Small-signal equivalent circuit

该增益提高型运放的总增益  $A_v$  为:

$$\begin{aligned} A_v &= A_M A_{Bv} \\ A_M &\approx g_{m1} [(g_{m3} r_{O3} r_{O1}) P (g_{m5} r_{O5} r_{O7})] \end{aligned} \quad (3)$$

其中:  $A_M$  为主运放的开环增益。

### 2.4 运算放大器的频率特性

通常情况下, 第 2 非主极点的频率远远大于第 1 非主极点。第 1 非主极点可推导得:

$$P_2 = \frac{1}{\frac{C_{gs3}}{g_{m3}} + \frac{C_{B2}}{g_{mB2}}} \quad (4)$$

式中:  $C_{gs3}$  和  $g_{m3}$  分别是主运算放大器中  $M_3$  管的栅源寄生电容和跨导, 所以  $g_{m3}/C_{gs3}$  可近似为主运算放大器的第 1 非主极点<sup>[10]</sup>;  $C_{B2}$  和  $g_{mB2}$  分别是

BN 的输出端的等效电容和  $M_{B2}$  的跨导, 所以  $g_{mB2}/C_{B2}$  可近似为辅助运算放大器的单位增益带宽。从该式可以看出, 整个运算放大器的第 1 非主极点受到主运算放大器的第 1 非主极点和辅助运算放大器 BN 的单位增益带宽的影响。辅助运算放大器的单位增益带宽越大,  $P_2$  的频率受辅助运算放大器的影响越小。若辅助运算放大器采用以 PMOS 管作为输入管的折叠式共源共栅的运算放大器结构, 则单位增益带宽可近似写为:  $g_{min}/C_{out}$ , 其中  $g_{min}$  为输入管的跨导,  $C_{out}$  为辅助运算放大器输出端的等效电容。通常 NMOS 管的跨导比 PMOS 管的大, 所以在输出端口等效电容相等的情况下,  $(g_{mB2}/C_{B2}) > (g_{min}/C_{out})$ 。这表明较传统的折叠式共源共栅的结构而言, 本论文采用的辅助运算放大器的结构在相同负载下, 对主运放第 1 非主极点的影响较小。

另外, 由小信号等效电路可以看出, 辅助运算放大器的米勒电容  $C_{gs/B1}$  被短路, 所以在输入小信号经过辅助运算放大器时, 通路上寄生电容较小。与传统的运放形式相比, 信号“减速”较小, 所以该电路的速度较快。

### 3 实验结果

本文设计的电流型运算放大器应用在 10 位, 170MS/s 流水线 ADC 的采样保持电路中, 在 1.8 V 电源电压下对放大器和 ADC 进行了实验测试。

当 ADC 的采样频率为 160 MHz 时, 采样保持周期为 6.25 ns, 其中采样和保持的过程各占 3.125 ns; 当采保电路输入幅值为 1 V 的阶跃信号时, 在采样期间非线性转换时间和运放的建立时间波形如图 4 所示, 从图 4 可以看出, 经过 1.83 ns 的转换和建立时间, 输出信号基本稳定。运放转换速率可由下式估算得:

$$SR = \left. \frac{dv}{dt} \right|_{\max} = \frac{2I_O}{C_L} \approx 2800 \text{ V}/\mu\text{s}, \quad (5)$$

其中:  $I_O$  为运算放大器在非线性转换时的输出电流, 约为 1.4 mA,  $C_L$  为负载电容, 约为 1 pF。根据图 4 的实验结果可估算出  $SR \approx 2390 \text{ V}/\mu\text{s}$ , 则转换速率的实验值与估算值接近。

整个运算放大器的增益相位波特图如图 5 所




图 4 整个运放建立时间的波形图

Fig. 4 Simulation of setting time

示, 运算放大器的增益为 83.19 dB, 单位增益带宽为 1.6 GHz, 相位裕度为 61.6°。实验结果表明, 该运算放大器的增益与带宽均符合本芯片的设计要求。




图 5 整个运放的波特图

Fig. 5 Bode plots of op amp

在输入正弦信号为 63.68 MHz 时, 采样保持电路的输出信号频谱图如图 6 所示, 可以计算得:  $SNR = 66.92 \text{ dB}$ ,  $ENOB = 10.82 \text{ bit}$ 。由此可见, 采保电路的动态性能满足 ADC 的要求。




图 6 采样保持电路的输出信号频谱图

Fig. 6 Spectrum performance of sampling and holding circuit

本文运算放大器与传统结构运算放大器各参数比较, 结果如表 1 所示, 可以看出本文的运算放

表 1 本文运算放大器与传统结构运算放大器的比较

Tab. 1 Comparison between proposed and traditional op amps

| 参数                                       | 本文运算放大器 | 文献[11] | 文献[12] | 文献[13] |
|--|---------|--------|--------|--------|
| 工艺(TSMC)/ $\mu\text{m}$                  | 0.18    | 0.13   | 0.25   | 0.25   |
| 电源电压/V                                   | 1.8     | 1.2    | 1.2    | 3.3    |
| 电路结构                                     | 增益提高    | 两级运放   | 两级运放   | 增益提高   |
| 开环增益/dB                                  | 83.19   | 72     | 68.5   | 95     |
| 负载/pF                                    | 1       | 2      | 4      | 2      |
| 单位增益带宽/Hz                                | 1.6G    | 1G     | 165M   | 412M   |
| 采样频率/( $\text{MS} \cdot \text{s}^{-1}$ ) | 170MHz  | 100MHz | -      | 50MHz  |
| 建立时间/ns                                  | 1.83    | 1.2    | 11     | 7.5    |
| 转换速率/ $\text{V} \cdot \mu\text{s}^{-1}$  | 2390    | 1800   | 329    | -      |
| 功耗/mW                                    | 9.3     | 12     | 5.8    | 12.8   |




图 7 10 位 170MS/s ADC 照片

Fig. 7 Pipelined ADC photograph for 10 bit 170 MS/s

## 参考文献:

- [1] 马庆军,宋克非,曲艺,等. 紫外临边成像光谱仪 CCD 电路系统的设计[J]. 光学精密工程, 2011, 19(7): 1538-1545.  
MA Q J, SONG K F, QU Y, *et al.*. Design of CCD circuit systems for ultraviolet limb imaging spectrometers [J]. *Opt. Precision Eng.*, 2011, 19(7): 1538-1545. (in Chinese)
- [2] KUMNGERN M. A new CMOS second generation current conveyor with variable current gain [C]. *Proceeding of 2012 IEEE International Conference on Circuits & Systems, Kuala Lumpur, Malaysia: ICCAS, 2012: 272-275.*
- [3] 曹慧亮,李宏生,王寿荣,等. 硅微机械陀螺仪测控电路的温度补偿[J]. 光学精密工程, 2013, 21(12): 3118-3125.

大器单位增益带宽和转换速率较大,具有较好的频率特性。

10 位 170MS/s ADC 采用 TSMC 0.18  $\mu\text{m}$  CMOS 工艺设计,芯片照片如图 7 所示。模拟电路与数字电路的电源电压均为 1.8 V, ADC 版图面积为  $2.24 \text{ mm} \times 0.76 \text{ mm}$ 。

## 4 结 论

本文根据高清视频信号处理所需 ADC 动态范围大,速度快的要求,提出了一种流水线 ADC 的宽带电流型运算放大器。研究了电流型放大器的结构和工作原理,给出了电路拓扑图,对电路的频域特性进行了详细分析。最后,将该放大器应用到流水线 ADC 中,实现了 170 MS/s, 10 位的模数转换。同传统运算放大器相比,本文的运算放大器减小了信号主通路上的寄生电容,提高了电路速度。实验结果表明,本文的运算放大器增益为 83.19 dB,单位增益带宽为 1.6 GHz,相位裕度为  $61.6^\circ$ ,功耗为 9.3 mW。该运放的增益与带宽均符合本芯片的设计要求。

CAO H L, LI H SH, WANG SH R, *et al.*. Temperature compensation of monitoring circuit for silicon MEMS gyroscope [J]. *Opt. Precision Eng.*, 2013, 21(12): 3118-3125. (in Chinese)

- [4] 黄向东,刘立丰,谭久彬,等. 调幅式电容位移传感器的峰值检波电路设计[J]. 光学精密工程, 2012, 20(11): 2444-2449.

HUANG X D, LIU L F, TAN J B, *et al.*. Design of peak detector circuit for AM capacitive displacement sensor [J]. *Opt. Precision Eng.*, 2012, 20(11): 2444-2449. (in Chinese)

- [5] 刘晓为,尹亮,李海涛,等. 闭环电容式微加速度计全差分 CMOS 接口电路[J]. 光学精密工程, 2011, 19(3): 580-586.

LIU X W, YIN L, LI H T, *et al.*. Full differential CMOS interface circuit for closed-loop capacitive micro-accelerometers [J]. *Opt. Precision Eng.*,

- 2011, 19(3):580-586. (in Chinese)
- [6] HAGA Y, KALE I. CMOS buffer using complementary pair of bulk-driven super source followers [J]. *IEEE Transactions on Electronics Letters*, 2009, 45(27):917-918
- [7] JIN B, MOON J, ZHAO C, *et al.*. A 30, 8-dBm wideband CMOS power amplifier with minimized supply fluctuation [J]. *IEEE Trans. Microw. Theory Tech.*, 2012, 60(6):1658-1666.
- [8] 赵阳, 袁安萍, 施芹, 等. 微机械陀螺检测接口建模及前置放大器优化[J]. *光学精密工程*, 2013, 21(7): 1734-1740.  
ZHAO Y, QIU A P, SHI Q, *et al.*. Modeling of sensing interface for micromachined gyroscope and its front-end optimization [J]. *Opt. Precision Eng.*, 2013, 21(7):1734-1740. (in Chinese)
- [9] ZANCHI A, DONG-YOUNG C. A 16-bit 65-MS/s pipeline ADC with 80-dBFS SNR using analog auto-calibration in SiGe SOI complementary BiCMOS [J]. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 2008, 55 (8): 2166-2177.
- [10] CHOWDHURY D, YE L, ALON E, *et al.*. An efficient mixed-signal 2.4-GHz polar power amplifier in 65-nm CMOS technology [J]. *IEEE J. Solid-State Circ.*, 2011, 46(8): 1796-1808.
- [11] AHMADPOUT A. An ultra high-speed and low-voltage amplifier for switched-capacitor applications [C]. *Proceeding of the Sixth Annual International Conference of Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology Association, Pataya City, Thailand: ECTI-CON 2009*, 2009: 552-555.
- [12] YAVARI M, SHOAIE O. Very low-voltage, low-power and fast-settling OTA for switched-capacitor applications [C]. *IEEE International Symposium on Circuits & Systems, ISCAS 2002*, 2002: 416-419.
- [13] MUSA R. Design of single-stage folded-cascode gain boost amplifier for 100mW 10-bit 50MS/s pipelined analog-to-digital converter [C]. *Proceedings of the 28th International Conference on Software Engineering, ShangHai, China: ICSE2006*, 2006:800-804.

#### 作者简介:



贾华宇(1977—),男,山西临汾人,博士,讲师,硕士生导师,2004年于西安科技大学获得硕士学位,2011年于西安交通大学获得博士学位,主要从事模数转换器,数模混合集成电路设计等方面的研究。E-mail: jiahuayu@mail.xjtu.edu.cn

(版权所有 未经许可 不得转载)